Skip to content

Files

Latest commit

9052309 · Oct 20, 2019

History

History

Lab03

Folders and files

NameName
Last commit message
Last commit date

parent directory

..
Oct 18, 2019
Oct 20, 2019
Oct 20, 2019
Oct 18, 2019
Oct 20, 2019

FPGA-based System Design Lab03_HW

成員名單

  • E24066242劉祐誠
  • E24066608紀乃寧
  • E24054041林聖堯

Question1

ZYNQ CPU 儲存資料的方式是 little endian

方法:

Problem 1

設計說明

使用Lab2 PWM_Decoder的方式,使得RGB LED能有更豐富的色彩變換

  • 約每隔兩秒變換一次顏色
  • Putty 上會顯示現在的顏色
  • 輸出順序: Red->Orange->Yellow->Green->Blue->Indigo->Purple

Block Diagram

problem1_BD

Output Result (Putty)

problem1_result

Problem 2

設計說明

使用djb2

  • djb2是一個產生隨機分佈的的雜湊函式
  • X = (a * X) + c; // "mod M", M = 2^32 或 2^64 M常取一個較大的質數,以減少衝突
  • 雜湊函式構造簡單,易於實現
  • 使用移位和相加的操作,所以計算速度快

Block Diagram

problem2_BD

Output Result (Putty)

problem2_result

Problem 3

使用鍵盤輸入 20 個非負整數後,將此數列從小排到大 (bubble sort)

Output Result (Putty)

problem2_result