选择指令集，设计并实现一个微处理器模块，并完成测试 任务分解：
- 个人任务：利用Verilog语言，设计并实现一个支持MIPS指令子集：Lui，Addiu，Add，Lw，Sw，Beq，J，以及一条随机抽取的指令的单周期CPU，给出详细的测试程序，完成实验报告以及提交物
- 团队任务：每组同学共同完成一个MIPS指令集的流水线CPU，指令条数不少于16条，流水级数不限，三种类型的指令均需有，解决流水线数据相关、结构相关和控制相关问题，在实验报告中描述具体相关性的解决方案，提供测试程序，并给出详细的仿真过程，完成实验报告以及提交物。加分项：支持中断，cache，分支预测等
- 备注：允许采用其他指令集，其他可选的如RISC V，X86，ARM等，请在第一周周五下午五点前联系王娟老师，提交研究计划并通过审核，允许自定义题目。同类平台、复杂度和难度不低于现行要求即可获批
熟悉汇编语言，基于精工实验开发板，设计并且实现一种外设接口控制器 任务分解：
- 个人任务：每一位同学为自己设计的单周期CPU写至少一个测试程序（MIPS汇编程序），记录运行结果，并将汇编转换成机器码，这部分工作产生的机器码可以作为单周期的CPU设计的测试代码
- 基础团队任务：根据精工板资源，选择设计并完成一种接口控制器，如VGA控制器、LCD、UART、蓝牙等，测试后并形成IP核，可获得80%的团队分
- 进阶团队任务：集成接口控制器和处理器设计结果，形成自定义的计算机系统，仿真正确或者在精工板上实现，可获得100%团队分
- 可选团队任务：学习ILA使用方法并在实验过程中应用，加分项
- 备注：期望自选题目的同学，请于第一周周五下午五点前联系王娟老师，提交研究计划，获批后允许自定义题目。希望选择其他FPGA板卡的可以联系刘璐老师。同类平台、复杂度和难度不低于现行标准的硬件接口类设计题目可获批