VHDL_Circuitos_Combinacionales

VHDL_Circuitos_Combinacionales

Test Bench

Name		Name	Last commit message	Last commit date
Latest commit History 7 Commits
ALU Architecture Structural With Components		ALU Architecture Structural With Components
Images		Images
Decodificador.vhd		Decodificador.vhd
Ejercicio4.vhd		Ejercicio4.vhd
Mux2a1.vhd		Mux2a1.vhd
Mux4a1.vhd		Mux4a1.vhd
Mux8a1.vhd		Mux8a1.vhd
README.md		README.md
codificador.vhd		codificador.vhd
ejer5.vhd		ejer5.vhd
ejercicio_5.vhd		ejercicio_5.vhd
simMux4a1.vhd		simMux4a1.vhd
sim_Codificador.vhd		sim_Codificador.vhd
sim_Ejer5.vhd		sim_Ejer5.vhd
sim_Ejercicio4.vhd		sim_Ejercicio4.vhd
sim_Mux2a1.vhd		sim_Mux2a1.vhd
sim_Mux8a1.vhd		sim_Mux8a1.vhd
sim_decodificador.vhd		sim_decodificador.vhd
sim_ejercicio_5.vhd		sim_ejercicio_5.vhd

Provide feedback